(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平7-174822

(43)公開日 平成7年(1995) 7月14日

(51) Int.Cl.*	職別配号	FΙ	技術表示	·箇所
G01R 31/28				
H01L 21/66	F 7630-4M			
		G01R	31/ 28 V	
	•		E	
		審査請求	未請求 請求項の数1 OL (全 5	頁)
(21)出願番号	特顧平5-321709	(71)出顧人	000001258	
			川崎製鉄株式会社	
(22) 出顧日	平成5年(1993)12月21日		兵庫県神戸市中央区北本町通1丁目1	番28
			号	
		(72)発明者	金銅 恒	
	•		東京都千代田区内幸町2-2-3 E	比谷
			国際ピル 川崎製鉄株式会社東京本社	内
		·(74)代理人	弁理士 吉田 研二 (外2名)	
	,			


(54) 【発明の名称】 半導体集積回路装置

(57)【要約】

【目的】 マトリクス・プロービング方式を採用した半 導体集積回路装置において、テストデータの作成の容易 な半導体集積回路装置を提供する。

【構成】 被検査回路は、ブロックAとブロックBとか

ら構成されている。ブロックA上のセンス線は、マスク回路102aに接続されている。一方、ブロックB上のセンス線はマスク回路102bに接続されている。これらのマスク回路は制御信号によって各センス線の信号の値をそのままMISR100に供給するか、もしくは「Low」に固定した値を供給する。マスク回路102bを制御することにより、ブロックBからのセンス線の信号の値として全て「Low」をMISR100によのからのセンス線のみに基づいてシグネチャーを計算する。従って、テストデータをブロックAに対してのみ与えて、ブロックAのみのテストを行うことが可能である。



【特許請求の範囲】

【請求項1】 プローブ線とセンス線とを備え、回路内部の測定点における信号の値を読み出すマトリクスプロービング方式によるテスト機能を有する半導体集積回路装置において、

前記センス線上の信号が供給されるMISRと、

前配MISRに供給される前記センス線上の信号を、外 部からの制御信号に基づき、各センス線ごとにマスクす るマスク手段と、

を含み、前記MISRは、マスクされているセンス線以外のセンス線に対するシグネチャを算出することを特徴とする半導体集積回路装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体集積回路装置に 関する。特に、機能テストが容易に行える半導体集積回 路装置及びその半導体集積回路装置におけるテスト方法 に関する。

[0002]

【従来の技術】半導体集積回路装置は、近年高密度化と高機能化が著しく進展し、その結果半導体集積回路の機能テストが大きな問題となってきている。半導体集積回路装置のテストを容易にするために、様々なテスト容易化手法が提案されている。それらは、例えば、スキャン・パス法や、パウンダリ・スキャン法等、各種の手法が提案され、また実現されている。

【0003】近年、マトリクス・プロービング方式と呼ばれるテスト容易化手法が提案されている。このマトリクス・プロービング方式は、半導体集積回路装置を構成する各ゲートの出力端子に、データ読み出し/書き込み用のスイッチ素子を設け、全てのゲートの出力信号を観測しようとするものである。この各スイッチ素子のON/OFFを制御するために、プローブ線が設けられ、このプローブ線に直交するようにデータを読み出すためのセンス線が設けられている。

【0004】図3には、このようなマトリクス・プロービング方式による半導体集積回路装置のチップの平面図が示されている。図3において、P1、P2、…PNで示されているのが、N本のプローブ線であり、これらのプローブ線P1~PNと直交して、センス線S1、S2、…Smが設けられている。図3に示されているように、プローブ線P1~PNとセンス線S1~Smとのそれぞれの交点には、スイッチ素子10が設けられている。図3に示されているように、この各スイッチ素子10はプローブ線P1~PNによってそのON/OFFが制御され、各ゲートの出力信号をセンス線S1~Smに出力する。

【0005】図4には、マトリクス・プロービング方式 におけるプローブ線P1~PNと、センス線S1~Sm との取扱にシフトレジスタを用いた例の回路図が示され ている。図4に示されているように、プローブ線P1~PNは、シフトレジスタ27に保持されているデータによって駆動される。このシフトレジスタ27に供給さしるデータは、入力端子33を介して入力される。そして、各センス線S1~Smにあらわれた信号は、シフトレジスタ28に入力し、このシフトレジスタ28に入力し、このシフトレジスタ28に必要な場合にも用いることにより、半可能である。なお、センス線S1~Smに接続されて、内である。なお、センス線S1~Smに接続されて、内である。なお、センス線S1~Smに接続されて、内である。なお、センス線S1~Smに接続されて、内である。なお、センス線S1~Smに接続されて、中である。なお、センス線S1~Smに接続されて、中である。なお、センス線S1~Smに接続されて、中である。なお、センス線S1~Smに接続されて、中であるが関値は、例えば入力端子31を介してシフトレジスタ28に格納される。

【0006】このように、マトリクス・プロービング方 式によるテストは、基本的にゲートの出力信号を全て読 み出すため、そのテスト結果の量が膨大なものとなる。 そこで、センス線S1~Smから読み出したデータをデ 一タ圧縮してから外部に読み出す手法が提案されてい る。図5には、このような目的のために、センス線S1 ~Smに、リニアフィードパックシフトレジスタ(LF SR)を接続した場合の回路図が示されている。図5に 示されているように、各センス線S1~Smにはリニア フィードバックシフトレジスタ36が接続されている。 このリニアフィードパックシフトレジスタは、図5に示 されているように、シフトレジスタの所定の段から、初 段にフィードバックをかけた構成を成している。このフ ィードパックのかけ方によって、このリニアフィードパ ックシフトレジスタ(以下、LFSRと呼ぶ)は、所定 のいわゆる生成多項式をあらわす。この結果、出力端子 43から出力される値は、センス線S1~Smにあらわ れた信号を、この生成多項式で除算した余りとなる。こ のような構成により、データの圧縮を図ることができ、 効率的なテストが可能となる。

【0007】以上のような、マトリクス・プロービング方式による半導体集積回路装置が、例えば米国特許4749947号に記載されている。また、同様な半導体集積回路装置が特開平1-179338号公報にも記載されている。

【0008】さらに、米国特許5157627号には、マトリクス・プロービング方式において、内部回路に所定の初期値を設定する手法についての記述がある。また、米国特許5179534号には、マトリクス・プロービング方式において、内部回路に初期値を設定し易くする手法について記述がある。

[0009]

【発明が解決しようとする課題】上述したように、従来のマトリクス・フロービング方式による半導体集積回路装置においては、被検査回路である内部回路の各ゲートの出力端子からの出力信号が全てLFSR (一般には複

数のセンス線S1~Smが接続されるため、他入力のMISRとなる。従って、以下MISRと呼ぶ)に供給され、所定のデータ圧縮が行われ、所定のシグネチャーがこのMISRから出力される。

【〇〇1〇】この為、従来のこのような半導体集積回路 装置に対するテストデータは、内部回路の全ての個所に 対して特定の値を設定する必要があった。もし、不適切 なデータ、または不定なデータが存在すれば、MISR から出力されるシグネチャーによるテストが信頼性の低 いものとなってしまう。

【〇〇11】従って、この半導体集積回路に対して作成 されるテストデータは回路全体の値を定めなくてはなら ないので膨大な量のテストデータとなってしまう。

【〇〇12】一方、半導体集積回路の設計においては、そのブロック毎に機能が定められる場合が多く、その結果、ブロック毎にテストデータの作成が行えれば、極めて便利である。また、回路を構成するブロック毎にテストデータを設定できれば、テストデータの作成もし易く、テストデータ全体の量も少なくなることが期待される。

【0013】本発明は、上記課題に鑑みなされたものであり、その目的は、マトリクス・プロービング方式を採用した半導体集積回路装置において、回路の各ブロック毎にシグネチャーを出力することが可能な半導体集積回路装置を提供することである。

[0014]

【課題を解決するための手段】上記課題を解決するために、本発明は、プローブ線とセンス線とを備え、回路内部の測定点における信号の値を読み出すマトリクスプロービング方式によるテスト機能を有する半導体集積回路装置において、前記センス線上の信号が供給されるMISRと、前記MISRに供給される前記センス線ことにマスクするマスク手段と、を含み、前記MISRは、マスクされているセンス線以外のセンス線に対するシグネチャを算出することを特徴とする半導体集積回路装置である。

[0015]

【作用】本発明のマスク手段は、制御信号に基づいて、所定のセンス線をマスクし、MISRに送出しない。その為、MISRは、マスクされていないセンス線の信号のみに基づきシグネチャーを算出し、外部に出力する。 【OO16】

【実施例】以下、本発明の好適な実施例を図面に基づい て説明する。

【0017】図1には、本発明の好適な実施例である半導体集積回路装置の構成プロック図が示されている。図1に示されているように、この半導体集積回路装置のチップ上には、ブロックAと、ブロックBとの2つのブロックからなる回路が設けられている。そして、マトリッ

クス・プロービング方式におけるプローブ線がブロック A及びBにまたがって配設されている。一方、このプローブ線と直角に交わるセンス線は、それぞれのブロック A及びB毎に独立に設けられている。このプローブ線及 びセンス線は、それぞれ複数本設けられているが、図1 においては省略してそれぞれ1本ずつしか示されてはいない。

【0018】本実施例において特徴的なことは、センス線は、直接MISR100に接続されているのではなく、マスク回路102a、102bを介して接続されていることである。このマスク回路102aはブロックAに対して設けられており、マスク回路102bはブロックBに対して設けられている。すなわち、ブロックAに配置されている各センス線は全てマスク回路102aに接続されており、ブロックBの上に配置されている全てのセンス線はマスク回路102bに接続されている。

【0019】マスク回路102a、102bは、制御回路104からのイネーブル信号EN1、EN2によって制御されている。マスク回路102aはイネーブル信号EN1によって制御されて、このイネーブル信号EN1が「High」である場合に、接続されているセンス線上の信号をそのままMISR100に伝達する。マスク回路102bも同様に、イネーブル信号EN2が「High」である場合に接続されている「ブロックB上の」センス線の信号をそのままMISR100に送出する。そして、イネーブル信号EN1、EN2が「Low」である場合には、それぞれのマスク回路102a、102bは、常に「Low」の値の信号をMIS!100に供給する。

【0020】制御回路104は、2ビットのレジスタであり、このレジスタには、外部から値がセットされる。そして、外部からセットされたこの2ビットの値がそのままイネーブル信号EN1、EN2として、マスク回路102a、102bにそれぞれ供給されるのである。

【0021】このように、本実施例における半導体集積回路装置においては、外部からの設定によりブロック A もしくはブロック B のいずれかからのセンス線の倡号の値を強制的に「Low」とすることが可能である。従って、この半導体集積回路装置に対するテストデータを作成する際には、ブロック A のみに対するテストデータとを それぞれ独立に作成することが可能である。その結果、テストデータの作成を迅速に行うことができ、また、テストデータの量が膨大になることを防止することが可能である。それにともない、この半導体集積回路装置のテストに必要な時間も短縮することが可能である。

【0022】本実施例において特徴的な構成であるマスク回路102a、102bの回路図が図2に示されている。図2に示されているように、マスク回路102a、102bは、それぞれ複数のANDゲート106から構

(4)

成されている。そして、各ANDゲート106の一方の 端子はイネーブル信号EN1またはEN2に接続され、 他方はブロックAもしくはブロックBからのセンス線に 接続されている。そして、各ANDゲート106の出力 信号は、MISR100に供給されている。このような 構成により、イネーブル信号EN1、EN2が「Hig h」である場合には、それぞれのセンス線の信号の値が そのままMISR100に供給されるが、イネーブル信 号EN1、EN2の値が「Low」である場合には、それぞれのセンス線の信号の値はMISR100には伝えられず、MISR100には常に「Low」の値の信号 が供給されるのである。

【0023】本実施例において特徴的なことは、外部から制御信号を設定することによりブロックAもしくはしロックB上のセンス線の値を強制的に「Low」として、MISR100にこの「Low」の値を供給さっクAに対してのみテストを行いたい場合には、ブロックAに対してテストデータを供給し、イネーブル信号EN2を「Low」とする事によってブロックB上のセンス線の付きの値を「Low」とし、MISR100にブロックAからのセンス線に対してのみシグネチャーを計算さる場合には、イネーブル信号EN2を「High」として、イネーブル信号EN1を「Low」とする事により達成される。

【0024】以上述べたように、本実施例によれば、マトリックス・プロービング方式を採用した半導体集積回路装置において、内部回路の所定のブロックからのセンス線をマスクする回路を設けたので、MISR100に所望のセンス線のみに対するシグネチャーを計算させることが可能となった。従って、各ブロック毎にテストデ

一タを作成することが可能となり、テストデータの作成 が容易になると共に、その量が膨大となることを防止す ることが可能である。

[0025]

【発明の効果】この様に、本発明によればセンス線をマスクする手段を設けたので、所望のセンス線に対してのみシグネチャーを算出することが可能である。その結果、テストデータの作成を所望の例えばブロック毎にする事が可能となりテストデータの作成が容易になると共に、その量が膨大となることを防止することができる。【0026】また、テストデータの量を減少させる事によりテスト自体に必要な時間を短縮することが可能とな

【図面の簡単な説明】

【図1】本発明の好適な実施例を表す半導体集積回路装置の構成ブロック図である。

【図2】マスク回路102a、102bの詳細な回路図 である。

【図3】従来のマトリクス・プロービング方式を利用した半導体集積回路装置の平面図である。

【図4】従来のマトリクス・プロービング方式を利用した半導体集積回路装置において、シフトレジスタが使用されている様子を表す説明図である。

【図5】従来のマトリクス・プロービング方式を利用した半導体集積回路装置において、各センス線S1~SmにLFSRが接続されている様子を示す説明図である。

【符号の説明】


100 MISR


102a、102b マスク回路


104 制御回路


106 ANDゲート

[図1] [図3]









PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-174822

(43)Date of publication of application: 14.07.1995

(51)Int.Cl.

GO1R 31/28 H01L 21/66

(72)Inventor:

(21)Application number: 05-321709

(71)Applicant: KAWASAKI STEEL CORP

(22)Date of filing:

21.12.1993


KONDOU HISASHI

(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

(57)Abstract:

PURPOSE: To provide a semiconductor integrated circuit device whose testing data can be made easily wherein a matrix probing method is employed for the device.

CONSTITUTION: A circuit to be tested is composed of a block A and a block B. A sense line of the block A is connected to a mask circuit 102a. Meanwhile, a sense line of the block B is connected to a mask circuit 102b. These mask circuits send the value of the signal of each sense line to an MISR 100 as the value of the signal or send the fixed value 'low', according to a control signal. When the 'low' is supplied to the MISR 100 as the value of all the signals of the sense line of the block B by controlling the mask circuit 102b, the MISR 100 computes the signature based on the value of the signal of the sense line of the block A. As a result, testing data are supplied only to the block A and a test only of the block A can be carried out.



LEGAL STATUS

[Date of request for examination]

20.06.1996

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2882743

[Date of registration]

05.02.1999

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]